• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Dievorliegende Erfindung offenbart ein Verfahren zum Herstellen einesFlash-Speicherbauelements, mit den Schritten: Bilden von Gate-Elektrodenmusternauf einem Halbleitersubstrat, auf welchem eine Hochspannungsregionund eine Niederspannungsregion definiert sind; Bilden eines erstenMaskenmusters zum gleichzeitigen Exponieren der Hochspannungsregion undder Niederspannungsregion und Bilden von Übergangsregionen in der Hochspannungsregionund der Niederspannungsregion zur gleichen Zeit durch Ausführen einesersten Ionenimplantationsprozesses; Entfernen des ersten Maskenmusterszum gleichzeitigen Exponieren der Hochspannungsregion und der Niederspannungsregion undBilden von Spacern auf jedem Gate-Elektrodenmuster; Bilden eineszweiten Maskenmusters zum gleichzeitigen Exponieren der Hochspannungsregionund der Niederspannungsregion und Bilden von LDD-Regionen in der Übergangsregionder Hochspannungsregion und der Übergangsregionder Niederspannungsregion zur gleichen Zeit durch Ausführen eineszweiten Ionenimplantationsprozesses.
    公开号:DE102004031517A1
    申请号:DE200410031517
    申请日:2004-06-29
    公开日:2005-07-07
    发明作者:Dong Kee Icheon Lee
    申请人:SK Hynix Inc；
    IPC主号:H01L21-8234
    专利说明:
    [0001] Dievorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellungeines Flash-Speicherbauelements, und weiter insbesondere auf einVerfahren zur Herstellung eines Flash-Speicherbauelements einschließlich einerNiederspannungsregion und einer Hochspannungsregion.
    [0002] 1 bis 4 sind Querschnitte, die sequenzielleSchritte eines herkömmlichenVerfahrens zur Herstellung eines Flash-Speicherbauelements darstellen.Das herkömmlicheVerfahren zur Herstellung des Flash-Speicherbauelements wird nun mit Bezug aufdie 1 bis 4 beschrieben.
    [0003] Gemäß 1 werden eine Elementisolationsschicht 12 undGate-Elektrodenmuster 14 auf einem Halbleitersubstrat 10 gebildet.Eine Niederspannungsregion (LVR) und eine Hochspannungsregion (HVR)werden auf dem Halbleitersubstrat 10 definiert.
    [0004] Ein(nicht-dargestelltes) Fotolackmuster wird gebildet und in der LVRdes Halbleitersubstrats 10 maskiert. Eine erste Übergangsregion 16 wirdin der exponierten HVR durch einen Ionenimplantationsprozess gebildet.
    [0005] Gemäß 2 wird das in der LVR gebildete Fotolackmusterentfernt und ein (nicht-dargestelltes) Fotolackmuster wird gebildetund in der HVR maskiert. Anschließend wird eine zweite Übergangsregion 18 inder exponierten LVR durch einen Ionenimplantationsprozess gebildet.Schließlichwird das in der HVR gebildete Fotolackmuster entfernt.
    [0006] Wiein der 3 dargestelltist, werden Spacer 20 auf den Seitenwänden der Gate-Elektrodenmuster 14 inder HVR und in der LVR gebildet. Ein Fotolackmuster wird gebildetund in der HVR maskiert, und es wird eine leicht dotierte Drain(LDD)-Region 22 inder zweiten Übergangsregion 18 derLVR durch einen Ionenimplantationsprozess unter Verwendung des exponiertenGate-Elektrodenmusters 14 und des Spacers 20 inder LVR als eine Ionenimplantationsmaske gebildet.
    [0007] Wiein der 4 dargestelltist, wird eine Zwischenschichtisolationsschicht 24 aufder gesamten Oberflächeder resultierenden Struktur gebildet, und es werden Kontaktlöcher gebildet,um vorbestimmte Regionen jeder Übergangsregion 16 und 18, diein der HVR und der LVR gebildet sind, zu exponieren. Eine Fotolackmusterwird gebildet, um das Kontaktloch zu exponieren, welches in derHVR gebildet ist. Wenn ein Ionenimplantationsprozess auf der resultierendenStruktur ausgeführtwird, werden Ionen lediglich in die exponierte erste Übergangsregion 16 inder HVR implantiert.
    [0008] Kontaktpfropfen 28 werdenin der LVR bzw. in der HVR gebildet, indem ein Metallmaterial aufder resultierenden Struktur gebildet wird, wodurch der gesamte Prozessvervollständigwird.
    [0009] DerherkömmlicheProzess zum Bilden der Übergangsregionendes Flash-Speicherbauelements bildet die Übergangsregionen in der HVRbzw. der LVR, und erhöhtso die Anzahl von Maskierungsprozessen. Demnach wird die Anzahlder Prozessschritte erhöht.
    [0010] Dievorliegende Erfindung zielt auf ein Verfahren zur Herstellung einesFlash-Speicherbauelements, welches die Anzahl der Prozessschrittereduzieren kann.
    [0011] EinAspekt der vorliegenden Erfindung ist es, ein Verfahren zur Herstellungeines Flashspeicherbauelements zur Verfügung zu stellen, einschließlich denSchritten: Bilden von Gate-Elektrodenmustern auf einem Halbleitersubstrat,auf welchem eine Hochspannungsregion und eine Niederspannungsregiondefiniert sind; Bilden eines ersten Maskenmusters zum gleichzeitigenExponieren der Hochspannungsregion und der Niederspannungsregion,und Bilden von Übergangsregionenin der Hochspannungsregion und der Niederspannungsregion zur gleichenZeit durch Ausführeneines ersten Ionenimplantationsprozesses; Entfernen des ersten Maskenmusterszum gleichzeitigen Exponieren der Hochspannungsregion und der Niederspannungsregion, undBilden von Spacern auf jedem Gate-Elektrodenmuster; Bilden eineszweiten Maskenmusters zum gleichzeitigen Exponieren der Hochspannungsregion undder Niederspannungsregion; und Bilden von LDD-Regionen in der Übergangsregion der Hochspannungsregionund der Übergangsregionder Niederspannungsregion zur gleichen Zeit durch Ausführen eineszweiten Ionenimplantationsprozesses.
    [0012] Vorzugsweiseführt dererste Ionenimplantationsprozess einen P-Ionenimplantationsprozess bzw.einen As-Ionenimplantationsprozess durch.
    [0013] Vorzugsweiseführt derzweite Ionenimplantationsprozess einen As-Ionenimplantationsprozess durch.
    [0014] Einweiterer Aspekt der vorliegenden Erfindung ist es, ein Verfahrenzur Herstellung eines Flash-Speicherbauelements zur Verfügung zustellen mit den Schritten: Bilden von Gate-Elektrodenmustern aufeinem Halbleitersubstrat, auf welchem eine Hochspannungsregion undeine Niederspannungsregion definiert sind; Bilden eines ersten Maskenmusterszum gleichzeitigen Exponieren der Hochspannungsregion und der Niederspannungsregion,und Bilden von Übergangsregionenin der Hochspannungsregion und der Niederspannungsregion zur gleichenZeit durch Ausführeneines ersten Ionenimplantationsprozesses; Entfernen des ersten Maskenmusterszum gleichzeitigen Exponieren der Hochspannungsregion und der Niederspannungsregion, undBilden von Spacern auf jedem Gate-Elektodenmuster; Bilden eineszweiten Maskenmusters zum gleichzeitigen Exponieren der Hochspannungsregion undder Niederspannungsregion; und Bilden von LDD-Regionen in der Übergangsregion der Hochspannungsregionund der Über gangsregionder Niederspannungsregion zur gleichen Zeit durch Ausführen eineszweiten Ionenimplantationsprozesses; Bilden einer Zwischenschichtisolationsschichtauf der gesamten Oberflächeder resultierenden Struktur; und Bilden von Kontaktpfropfen, diedie LDD-Regionen der Hochspannungsregion und der Niederspannungsregionkontaktieren.
    [0015] 1 bis 4 sindQuerschnitte, die sequenzielle Schritte eines herkömmlichenVerfahrens zur Herstellung eines Flash-Speicherbauelements darstellen;
    [0016] 5 bis 7 sindQuerschnitte, die sequenzielle Schritte eines Verfahrens zur Herstellung einesFlash-Speicherbauelements in Übereinstimmungmit der vorliegenden Erfindung darstellen; und
    [0017] 8 isteine Tabelle, die Eigenschaften von Übergangsregionen in dem Standder Technik und in der vorliegenden Erfindung darstellt.
    [0018] EinVerfahren zur Herstellung eines Flash-Speicherbauelements in Übereinstimmungmit einer bevorzugten Ausführungsformder vorliegenden Erfindung wird nun im Detail mit Bezug auf die begleitendenZeichnungen beschrieben. Wo immer möglich werden die gleichen Bezugszeichenin den Zeichnungen und der Beschreibung verwendet, um gleiche oder ähnlicheTeile zu bezeichnen. In dem Fall, in dem beschrieben ist, dass sicheine Schicht auf einer anderen Schicht oder einem Halbleitersubstratbefindet oder eine andere Schicht oder ein Halbleitersubstrat kontaktiert,kann die eine Schicht die andere Schicht oder das Halbleitersubstratdirekt kontaktieren oder es kann eine dritte Schicht zwischen diesenpositioniert sein.
    [0019] 5 bis 7 sindQuerschnitte, die sequenzielle Schritte des Verfahrens zur Herstellung desFlash-Speicherbauelements in Übereinstimmungmit der vorliegenden Erfindung darstellen.
    [0020] Wiein der 5 dargestellt ist, werden eine Elementisolationsschicht 32 undGate-Elektrodenmuster 34 in vorbestimmten Regionen einesHalbleitersubstrats 30 gebildet.
    [0021] DieElementisolationsschicht 32 kann durch einen STI-Prozessgebildet werden, und die Gate-Elektrodenmuster 34 können durchsequenzielles Bilden und Mustern einer Gate-Oxidschicht und einerPolysiliziumschicht füreine Gate-Elektrode gebildet werden.
    [0022] EineNiederspannungsregion (LVR) und eine Hochspannungsregion (HVR) werdenauf dem Halbleitersubstrat 30 definiert.
    [0023] Ein(nicht-dargestelltes) Fotolackmuster wird gebildet, um gleichzeitigdie HVR und die LVR des Halbleitersubstrats 30 zu exponieren.Eine Übergangsregion 36b undeine Übergangsregion 36a werdenjeweils in der HVR und der LVR durch einen Ionenimplantationsprozessunter Verwendung der (nicht-dargestellten) Fotolackstruktur undder Gate-Elektrodenmuster 34 alseine Ionenimplantationsmaske gebildet.
    [0024] Die Übergangsregion 36b unddie Übergangsregion 36a werdenin der HVR und der LVR zur gleichen Zeit durch einen Ionenimplantationsprozess gebildet.In dem Stand der Technik werden die Übergangsregionen in jeder Regiondurch eine Vielzahl von Prozessen gebildet, wie etwa Maskieren der HVR,Bilden der Übergangsregionnur in der LVR durch den Ionenimplantationsprozess, Maskieren der LVRund Bilden der Übergangsregionnur in der HVR durch den Ionenimplantationsprozess. Im Gegensatz dazuund in Übereinstimmungmit der vorliegenden Erfindung werden die Übergangsregionen in jeder Regiondurch einen Ionenimplantationsprozess gebildet, durch gleichzeitigesExponieren der HVR und der LVR, wodurch sich die Anzahl der Prozessschrittereduziert.
    [0025] Aufder anderen Seite sind Ionen, die während des Ionenimplantationsprozessesimplantiert werden, P und As. Hier werden P und As durch jeden Ionenimplantationsprozessimplantiert.
    [0026] Eineeffektive Gate-Längeerhöhtsich aufgrund der durch die beiden Ionenimplantationsprozesse gebildeten Übergangsregionen.Daher kann eine Längeder Gate-Elektrode reduziert werden.
    [0027] Gemäß 2 wirddas die HVR und die LVR exponierende (nicht-dargestellte) Fotolackmusterder resultierenden Struktur entfernt, und es werden Spacer 38 aufden Seitenwändender Gate-Elektrodenmuster 34, die in der HVR und der LVRgebildet wurden, gebildet.
    [0028] EineLDD-Region 40b und eine LDD-Region 40a werdenin der Übergangsregion 36b derHVR bzw. in der Übergangsregion 36a derLVR zur gleichen Zeit durch einen Ionenimplantationsprozess unterVerwendung der Spacer 38 und der Gate-Elektrodenmuster 34 alseine Ionenimplantationsmaske gebildet.
    [0029] Identischzu der Übergangsregion 36b der HVRund der Übergangsregion 36a derLVR, werden die LDD-Region 46b und die LDD-Region 40a inder HVR und der LVR zur gleichen Zeit gebildet.
    [0030] Diewährenddes Ionenimplantationsprozesses implantierten Ionen sind As-Ionen.
    [0031] Wiein 7 dargestellt ist, wird eine Zwischenschichtisolationsschicht 42 aufder gesamten Oberflächeder resultierenden Struktur gebildet, wo die LDD-Region 40b unddie LDD-Region 40a gebildet wurden, und strukturiert, umdie LDD-Region 40a und 40b zu exponieren, um Kontaktlöcher zubilden. Kontaktpfropfen 44 werden durch Füllen einesleitenden Materials in die Kontaktlöcher gebildet, wodurch dergesamte Prozess vervollständigtwird.
    [0032] ImStand der Technik wird eine Verminderung der Konzentration der Übergangsregionennach dem Bilden der Kontaktlöcherverhindert, indem das Kontaktloch in der HVR exponiert wird undIonen in die erste Übergangsregion 16 implantiertwerden. In Übereinstimmungmit der vorliegenden Erfindung wird jedoch eine Verminderung derKonzentration der Übergangsregionennach dem Bilden der Kontaktlöcherverhindert, indem gleichzeitig die HVR und die LVR exponiert werdenund die LDD-Regionen in jeder Region ohne die Notwendigkeit zusätzlicherMaskierungsprozesse gebildet werden.
    [0033] 8 isteine Tabelle, die Übergangsregioneneigenschaftenin dem Stand der Technik und in der vorliegenden Erfindung darstellt.
    [0034] Gemäß 8 bezeichnetEDR einen Eigenschaftsreferenzwert in der Übergangsregion, und ein Simulationsergebnis(SIM) bezeichnet einen gemessenen Wert in der Übergangsregion. 8 zeigt auchverschiedene Unterschiede des EDR und von Simulationsergebnissendes Standes der Technik und der vorliegenden Erfindung.
    [0035] DerUnterschiedsbereich des Standes der Technik und der Unterschiedsbereichder vorliegenden Erfindung sind nicht groß, und somit werden die Übergangsregioneneigenschaftender vorliegenden Erfindung als ähnlichzu denen des Standes der Technik angesehen. Das bedeutet, dass die Übergangsregionender vorliegenden Erfindung durch eine kleinere Anzahl von Prozessschrittengebildet werden als jene des Standes der Technik und ähnlicheEigenschaften zu jenen der Übergangsregionen desStandes der Technik aufweisen.
    [0036] In Übereinstimmungmit der vorliegenden Erfindung kann die Anzahl der Prozessschrittereduziert werden durch gleichzeitiges Bilden der Übergangsregionenin der HVR und der LVR.
    [0037] Wiezuvor beschrieben, kann das Verfahren zur Herstellung des Flash-Speicherbauelementsin Übereinstimmungmit der vorliegenden Erfindung die Anzahl der Prozessschritte durchgleichzeitiges Bilden der Übergangsregionenin der HVR und der LVR reduzieren.
    [0038] Obwohldie vorliegende Erfindung beschrieben wurde in Verbindung mit derAusführungsform dervorliegenden Erfindung, die in den begleitenden Zeichnungen illustriertwurde, ist sie nicht darauf beschränkt. Es wird für den Durchschnittsfachmannklar sein, dass verschiedene Substitutionen, Modifikationen undVeränderungendaran durchgeführtwerden können,ohne dass der Schutzbereich und der Geist der Erfindung verlassenwird.
    权利要求:
    Claims (7)
    [1] Verfahren zur Herstellung eines Flash-Speicherbauelements,mit den Schritten: Bilden von Gate-Elektrodenmustern auf einemHalbleitersubstrat auf welchem eine Hochspannungsregion und eineNiederspannungsregion definiert sind; Bilden eines ersten Maskenmusterszum gleichzeitigen Exponieren der Hochspannungsregion und der Niederspannungsregion,und Bilden von Übergangsregionenin der Hochspannungsregion und der Niederspannungsregion zur gleichenZeit durch Ausführeneines ersten Ionenimplantationsprozesses; Entfernen des erstenMaskenmusters zum gleichzeitigen Exponieren der Hochspannungsregionund der Niederspannungsregion, und Bilden von Spacern auf jedemGate-Elektrodenmuster; Bilden eines zweiten Maskenmusters zumgleichzeitigen Exponieren der Hochspannungsregion und der Niederspannungsregion;und Bilden von LDD-Regionen in der Übergangsregion der Hochspannungsregionund der Übergangsregion derNiederspannungsregion zur gleichen Zeit durch Ausführen eineszweiten Ionenimplantationsprozesses.
    [2] Verfahren nach Anspruch 1, nach dem Schritt des Bildensder LDD-Regionen weiterhin den Schritt aufweisend: Bilden einerZwischenschichtisolationsschicht auf der gesamten Oberfläche derresultierenden Struktur; und Bilden von Kontaktpfropfen, diedie LDD-Regionen der Hochspannungsregion und der Niederspannungsregionkontaktieren.
    [3] Verfahren nach Anspruch 1, wobei der erste Ionenimplantationsprozessdurch Implantieren von P-Ionenund As-Ionen ausgeführtwird.
    [4] Verfahren nach Anspruch 1, wobei der zweite Ionenimplantationsprozessdurch Implantieren von As-Ionen ausgeführt wird.
    [5] Verfahren zum Herstellen eines Flash-Speicherbauelements,mit den Schritten: Bilden von Gate-Elektrodenmustern auf einemHalbleitersubstrat, auf welchem eine Hochspannungsregion und eineNiederspannungsregion definiert sind; Bilden eines ersten Maskenmusterszum gleichzeitigen Exponieren der Hochspannungsregion und der Niederspannungsregion,und Bilden von Übergangsregionenin der Hochspannungsregion und der Niederspannungsregion zur gleichenZeit durch Ausführeneines ersten Ionenimplantationsprozesses; Entfernen des erstenMaskenmusters zum gleichzeitigen Exponieren der Hochspannungsregionund der Niederspannungsregion, und Bilden von Spacern auf jedemGate-Elektrodenmuster; Bilden eines zweiten Maskenmusters zumgleichzeitigen Exponieren der Hochspannungsregion und der Niederspannungsregion; Bildenvon LDD-Regionen in der Übergangsregion, derHochspannungsregion und der Übergangsregion derNiederspannungsregion zur gleichen Zeit durch Ausführen eineszweiten Ionenimplantationsprozesses; Bilden einer Zwischenschichtisolationsschichtauf der gesamten Oberflächeder resultierenden Struktur; und Bilden von Kontaktpfropfen,die die LDD-Regionen der Hochspannungsregion und der Niederspannungsregionkontaktieren.
    [6] Verfahren nach Anspruch 5, wobei der erste Ionenimplantationsprozessdurch Implantieren von P-Ionenund As-Ionen ausgeführtwird.
    [7] Verfahren nach Anspruch 6, wobei der zweite Ionenimplantationsprozessdurch Implantieren von As-Ionen ausgeführt wird.
    类似技术:
    公开号 | 公开日 | 专利标题
    KR100372150B1|2003-02-14|적층 커패시터 ｄｒａｍ 형성 공정
    US6204105B1|2001-03-20|Method for fabricating a polycide semiconductor device
    KR100359780B1|2002-11-04|반도체 소자의 제조방법
    KR100511045B1|2005-08-30|리세스된 게이트 전극을 갖는 반도체 소자의 집적방법
    KR100206878B1|1999-07-01|반도체소자 제조방법
    KR20040032317A|2004-04-17|저항 패턴을 가지는 반도체 장치 및 그 제조방법
    DE19727397B4|2004-08-19|Verfahren zum Herstellen eines Flashspeicherelementes mit Hochspannungs-Transistorbereich und Niederspannungs-Transistorbereich
    DE19654738A1|1997-07-03|Verfahren zum Herstellen einer Halbleiterspeichervorrichtung
    KR20070055729A|2007-05-31|더미 게이트를 구비하는 반도체 소자의 구조 및 그 제조방법
    US6204133B1|2001-03-20|Self-aligned extension junction for reduced gate channel
    KR100223927B1|1999-10-15|Field effect transistor and its manufacturing method
    KR20050012956A|2005-02-02|매립 확장 콘택홀을 갖는 반도체 장치 및 그 제조방법
    US8455354B2|2013-06-04|Layouts of POLY cut openings overlapping active regions
    KR100278273B1|2001-02-01|반도체장치의콘택홀형성방법
    KR100632655B1|2006-10-12|플래쉬 메모리소자 및 이의 제조방법
    US6864173B2|2005-03-08|Method for forming bit lines of semiconductor device
    KR100549269B1|2006-02-03|스플릿 게이트형 플래쉬 메모리 소자의 제조방법
    KR100813389B1|2008-03-12|반도체 장치의 제조 방법
    JPH0831955A|1996-02-02|半導体装置及びその製造方法
    KR100684430B1|2007-02-16|고전압 트랜지스터 및 폴리실리콘-절연체-폴리실리콘커패시터를 갖는 반도체 소자 및 그 제조 방법
    KR0161731B1|1999-02-01|반도체소자의 미세콘택 형성방법
    US6274914B1|2001-08-14|CMOS integrated circuits including source/drain plug
    DE10261404A1|2003-07-10|Verfahren zum Herstellen eines Halbleiterbauelements
    KR100822581B1|2008-04-16|플래시 메모리 소자의 제조방법
    JPH1050705A|1998-02-20|半導体装置の製造方法
    同族专利:
    公开号 | 公开日
    KR20050059928A|2005-06-21|
    TW200520165A|2005-06-16|
    KR100575333B1|2006-05-02|
    TWI255015B|2006-05-11|
    JP2005183914A|2005-07-07|
    US20050130372A1|2005-06-16|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-10-27| 8127| New person/name/address of the applicant|Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
    2006-01-12| 8127| New person/name/address of the applicant|Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
    2010-04-22| 8139| Disposal/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]